Archive for General Info

9th International Workshop on Safety and Security of Intelligent Vehicles

David de Andrés is part of the Programm Committee of the 9th International Workshop on Safety and Security of Intelligent Vehicles. This workshop, co-located with DSN 2023, will be celebrated in Porto (Portugal), June 26, 2023.

Comments off

DEFADAS: the new research project of STF@UPV

DEFADAS (Dependable-enough FPGA-Accelerated DNNs for Automotive Systems), the new reresearch project of STF@UPV, has started.

Comments off

DEFADAS: el nuevo proyecto del STF@UPV

DEFADAS (Dependable-enough FPGA-Accelerated DNNs for Automotive Systems), el nuevo proyecto de investigación de nuestro grupo, empieza su andadura.

Comments off

TFG: Desarrollo e implementación de un sistema empotrado con propiedades de tolerancia a fallos para sistemas de confort de vehículos autónomos

The student Carmelo Martínez Ruiz has succesfully defended its TFG named «Desarrollo e implementación de un sistema empotrado con propiedades de tolerancia a fallos para sistemas de confort de vehículos autónomos», co-directed by Joaquín Gracia Morán and Luis J. Saiz Adalid. Congratulations!!! Abstract: In this work a study is carried out on embedded systems with […]

Comments off

TFG: Desarrollo e implementación de un sistema empotrado con propiedades de tolerancia a fallos para sistemas de confort de vehículos autónomos

El alumno Carmelo Martínez Ruiz ha defendido con éxito el TFG titulado «Desarrollo e implementación de un sistema empotrado con propiedades de tolerancia a fallos para sistemas de confort de vehículos autónomos», y que ha sido co-dirigido por Joaquín Gracia Morán y Luis J. Saiz Adalid. Enhorabuena!!! Resumen: En este trabajo se realiza un estudio […]

Comments off

Welcome to the DIECC-SEDR blog

Welcome to the blog of the research project «Desarrollo e implementación de Circuitos Correctores de Errores de baja redundancia para Sistemas Empotrados Distribuidos Reconfigurables», funded by the UPV through the program «Primeros Proyectos de Investigación (PAID-06-18)», Vicerrectorado de Investigación, Innovación y Transferencia de la Universitat Politècnica de València (UPV), under the project 200190032. In this […]

Comments off

Bienvenidos al blog del DIECC-SEDR

Bienvenido al blog del proyecto de investigación «Desarrollo e implementación de Circuitos Correctores de Errores de baja redundancia para Sistemas Empotrados Distribuidos Reconfigurables», financiado por la UPV a través de la convocatoria de Primeros Proyectos de Investigación (PAID-06-18), Vicerrectorado de Investigación, Innovación y Transferencia de la Universitat Politècnica de València (UPV), y con referencia 200190032. […]

Comments